万淇通， 张云飞， 张梦雅， 梁 博， 邴丽娜， 沈振江
（海南师范大学 物理与电子工程学院，海南 海口 571158）
钛酸钡是一种有极高的研究和应用价值的强介电化合物[1]，具有高介电系数、低介电损耗的特点。随着5G等电子信息技术的高速发展，为追求更高性能的功能材料，近年来研究者主要通过掺杂改性、复合改性和物理改性3种方式来提高钛酸钡基电子陶瓷材料的性能[2]。控制烧结温度、时间、升温速率和烧结气氛以及改变烧结方式是物理改性的常规手段。早在1987年就有研究者指出，BaTiO3陶瓷烧结过程中微观组织的演化与加热速率密切相关[3]。随着对钛酸钡基陶瓷进一步的研究，国外学者研究了升温速率对锆钛酸铅（PZT）陶瓷烧结行为和压电性能的影响，发现纯PZT的致密化和压电性能通过提高升温速率得到明显改善[4]。研究者在制备钛酸钡陶瓷时将保温时间定为0.5 ～ 5 h，发现随保温时间的延长介电常数得到提高，但当保温时间超过3h时，介电性能有所下降[5-6]。国外研究表明在1 000～1 200 ℃范围内提高烧结温度能改善钛酸钡陶瓷的介电性能、增大晶粒尺寸[7]。有关学者继续扩大烧结范围，发现烧结温度对钛酸钡陶瓷的性能影响很大，在适烧温度下可以得到高介电、低损耗的样品，但烧结温度过高会使样品的各项性能劣化[8-10]。也就是说，即便是采用固相法制备纯相的陶瓷，烧结过程中就有很多的变化因素影响陶瓷性能，其中，典型的变化因素就是烧结温度、升温速率，且改变升温速率、烧结温度是制备工艺中易于实现钛酸钡性能调控的手段，对钛酸钡的潜在应用有着重要的价值[11-13]，但以往的研究中并未将这两种变化因素对钛酸钡陶瓷的烧结机理作全面的阐释，因此，对升温速率及烧结温度、纯相钛酸钡的烧结、介电性能的系统研究仍有待进一步完善。
因此，本研究采用成本低且工艺成熟，易用于工业化生产的传统固相法，成功制备一系列不同升温速率（0.5、1、3、5、7 ℃/min）、不同烧结温度（1 250、1 275、1 300 ℃）的BaTiO3陶瓷样品，并系统地研究了两者对其晶体结构、相结构、介电频率特性等的影响，以期为后期BaTiO3基无铅压电陶瓷的发展提供一些指导。
1.1 试剂
BaCO3，西亚试剂；
TiO2，广州化学试剂厂。
1.2 材料制备
采用传统固相法制备BaTiO3，将BaCO3（99.99%）和TiO2（98%）以1∶1的摩尔比混合，以无水乙醇为媒介，放入玛瑙研钵中研磨5 h，使其充分混合均匀；
将研磨好的粉料预烧，预烧温度为1 100 ℃，保温2 h；
将预烧后的粉料进行二次研磨，添加聚乙烯丁醇（PVA）粘合剂进行造粒。将粉料压制成直径为8 mm，厚度为1～2 mm的素坯；
将坯片分为5组，从室温开始上升至600 ℃，保温30 min以排胶，采用不同的升温速率即0.5、1、3、5、7 ℃/min，分别加热至1 250、1 275、1 300 ℃，保温2 h烧结成瓷，得到的样品分别为BT1250-0.5、BT1275-0.5、BT1300-0.5、BT1250-1、BT1275-1、BT1300-1、BT1250-3、BT1275-3、BT1300-3、BT1250-5、BT1275-5、BT1300-5、BT1250-7、BT1275-7、BT1300-7。电学性能在被银后测得。
1.3 性能表征及研究方法
式中，ε是介电常数，C是测试所得电容值（F），d是样品厚度（m），ε0是真空介电常数，A是样品表面积（m2）。
由于所有的电介质材料都不是理想的介质，并不是百分之百的绝缘，在交变电场中，介质会产生极化现象，载流子受外部电场的影响形成导电电流，将所消耗的一部分电能转换成热能，造成能量流失。在电场作用下电介质单位时间内消耗的能量即为介电损耗，一般用损耗角正切值tanδ来表示，tanδ是无量纲的物理量。介电损耗的重要来源之一是介电弛豫。交流电场中介电常数具有复数形式，实部为介电常数（ε′），虚部为介电损耗（ε′′）：
若不考虑电导损耗
式中，εr*为复介电常数，εr∞为光频相对介电常数，εrs为相对介电常数，τ为松弛时间，ω为交变电场的角频率。
2.1 收缩率
表1列出了不同烧结温度和不同升温速率下共15组样品烧结后的直径、收缩率和晶格常数，烧结前生坯的直径为8 mm。在同一升温速率下烧结至不同温度，收缩率随烧结温度的增加而增加，可以看出烧结温度对收缩率的作用很明显[8]。在陶瓷烧结过程中，坯体内气孔排除越彻底，空隙率越低，收缩率越大，致密度越高。气孔对陶瓷体的各项性能都有较大的影响。在1 250 ℃下烧结的样品收缩率明显低于其他两个温度下烧结的样品，因此推断在1 275 ～ 1 300℃下烧结的样品气孔排除得更彻底，晶粒之间的致密程度可能更高。
表1 不同烧结温度和不同升温速率下钛酸钡陶瓷的收缩率、晶格常数Table 1 Shrinkage and lattice constant of samples sintered at different sintering temperatures and heating rates
而在不同烧结升温速率下烧结至同一温度，样品的收缩率变化不大，也就是说升温速率对纯相钛酸钡陶瓷的收缩率影响不大。这与王晓慧等[9]报道的一致。这是因为在对应温度下样品已经成瓷，大气孔基本排出。
2.2 晶体结构
图1为各组样品的XRD图谱，图内插图为45°附近的放大图。从图1中可以看出，15组样品的主衍射峰相同且无明显杂峰，通过与标准的钛酸钡PDF卡片（JCPDS.05-0626）对照，15组样品的主峰都与BT标准谱相同。45°附近的放大图表明所有样品该位置的峰均为（002）/（200）双峰，且右峰大于左峰，39°附近有（111）的单峰，样品均为四方相钙钛矿结构，没有出现第二相，表明这15组样品均有较好的结晶度。表1罗列了所有样品的晶格参数，可以发现不同烧结参数下BaTiO3陶瓷的晶格参数不同，相同升温速率下晶胞体积随烧结温度的升高而减小[10]，高烧结温度在一定程度上会使钛酸钡陶瓷内部的点缺陷浓度减小，导致晶格常数有微小的减小。
图1 不同烧结温度和不同升温速率下钛酸钡陶瓷的XRD图谱Figure 1 XRD patterns of samples sintered at different temperature and different heating rate
2.3 表面形貌测试
图2为预烧后的BaTiO3粉末的SEM照片。可以观察到，此时晶粒很小，但结晶尚不完整且晶界不清晰。将预烧后的粉末进行烧结，大致可划分为3个界限不十分明显的阶段：（1）粘结阶段——烧结初期，钛酸钡固体颗粒相互键联和重排，颗粒间大空隙消失，晶粒长大，在烧结驱动力下开始传质，颗粒之间接触界面扩大开始逐渐形成清晰的晶界；
（2）烧结颈长大阶段——烧结中期，物质通过不同的扩散途径填充了颗粒之间的孔隙和颈部，烧结颈长大，气孔形状变化，所占体积逐渐减小，此时烧结体收缩，密度和强度增加；
（3）闭孔隙球化和缩小阶段——烧结后期，随着传质过程的进行，晶界进一步扩大，开始滑移，晶粒不断长大，气孔逐渐迁移到晶界上消失，但闭孔数量增加，孔隙形状趋近球形并不断减小，且深入晶粒内部的气孔较难排除。
《伊朗自由与防扩散法案》第1244（c）条的相关规定已于2018年11月5日恢复效力，即“在明知情况下向任何被总统确认为伊朗能源领域的从业者，或为其利益而进行活动或者交易提供大量财力、物力、技术或者其他支持，或为支持此类活动或者交易而提供货物或服务”的人，冻结其财产及财产权益。
图2 预烧后BaTiO3粉末的SEM图Figure 2 SEM images of BaTiO3 powder after preburning
图3（a～o）为不同升温速率下烧结至不同温度的BaTiO3陶瓷的SEM照片。如图3所示，每一列是相同升温速率升至不同烧结温度，每一排是不同升温速率升至相同烧结温度。纵向比较可以发现，1 250 ℃样品的晶粒尺寸小，这是因为此时烧结温度不足以提供足够的驱动力来促进晶粒生长，从而产生较多气孔和缺陷，致密度较低。随着烧结温度的升高晶粒尺寸有缓慢增长的趋势，在1 275 ℃和1 300 ℃下烧结成的样品晶粒尺寸较好，粒度更均匀，晶粒间的空隙更少，更为紧密，致密度较好，这与前面讨论的收缩率的结论一致。在陶瓷材料中，晶粒的大小、形貌、均匀度、致密度等均能影响其介电性能。BaTiO3陶瓷在1 275～1 300 ℃烧结温度附近可能具有较好的介电性能和最佳的烧结温度，但这一点仍需结合介电性能测试数据说明。
图3 不同烧结温度和不同升温速率下BaTiO3陶瓷的SEM图Figure 3 SEM images of BaTiO3 ceramics with different temperature and different heating rate
横向比较可以发现，0.5 ℃/min时气孔较多，且有液相生成，这是因为升温速率太低，晶粒生长缓慢，导致小气孔含量无法及时排除，且由于晶粒在高温环境待的时间太长，促使液相生成，对其介电性能有很大影响。随着升温速率的不断提高，晶粒粒径逐渐增大，晶体的紧密程度增加，孔隙变小，点缺陷浓度降低，致密度增加，在升温速率为3 ℃/min 和5 ℃/min 时晶粒均匀度很高。然而当升温速率达到7 ℃/min 时，可以看到晶粒过度生长，有许多大晶粒，大晶粒周围有很多小晶粒，粒度均匀性变差。此现象是晶粒异常长大的结果，当升温速率较快时，由于传热不均匀，晶界移动速度很快，导致一部分晶粒的生长速率高于其他晶粒，因此产生晶粒重叠。提高升温速率，致密性增加，晶粒出现异常长大的现象。
2.4 介电频谱
前文提到，陶瓷材料的介电性能与晶体微观形貌有关。晶粒发育得越饱满、大小越均匀、致密性越好，对应的介电性能就越好。晶粒大小直接决定陶瓷材料中有序相（晶粒或晶格）与无序相（晶界）的体积比，而晶粒和晶界的介电常数差别非常明显。由于晶界是非铁电相，晶界的介电常数远小于晶粒。若晶粒尺寸增加，陶瓷中的晶粒体积分数会增大，晶界所占分数就减小，总介电常数增加[14]。介电损耗主要分为本征介电损耗和非本征介电损耗，本征介电损耗是由主晶相引起，非本征介电损耗是由于工艺因素（如第二相、晶界、缺陷等）引起的。介电损耗一般跟畴壁运动有关。
烧结是一种高温热处理。从热力学角度，烧结本质上是一种自由能下降的过程，这种自由能的下降形成陶瓷烧结的驱动力。实验中高烧结温度可以给材料提供烧结驱动力，较低的烧结温度不足以给陶瓷提供足够的驱动力，扩散传质缓慢，晶粒生长不充分。在材料允许的温度范围内，原子扩散能量随烧结温度的升高而增强，但过高的烧结温度很可能使晶粒形状尺寸变化过大，难以控制，出现“过烧现象”。改变烧结升温速率也是调控陶瓷性能的物理改性方式之一：低升温速率下，晶粒处在高温环境中的时间过长，易产生较多气孔和液相，提高升温速率有助于晶粒良好发育，但过高的升温速率则易使晶粒二次生长。
为了解烧结温度和升温速率对钛酸钡陶瓷材料介电性能的影响，测量了15组样品的介电常数（ε）和介电损耗（tanδ），图4为系列升温速率不同烧结温度BaTiO3陶瓷室温下的介电频谱（在室温下测得）。介电常数是电介质极化能力的反映，材料介电常数越大，保持电荷的能力越强，电介质的极化能力就越强。不同频率下的介电常数的主导微观机制不尽相同。在很低的频率下（102～103Hz），介电常数主要是由空间电荷和界面电荷极化贡献；
随频率提高至104Hz，介质的作用主要是由离子、电子等自由电荷的移动引起的；
在微波波段由分子的偶极矩在电场作用下反转引起介电效应；
红外频段下，主要由外加电场下正负离子产生电荷分离引发介电效应。每个机制产生的介电效应都会产生耗散，导致介电常数出现虚部，即介电损耗。从图4可以看出，1 250 ℃样品的低频ε和tanδ最大，随着频率的升高下降速率最快，即介电稳定性最差。气孔是影响陶瓷频率稳定性的主要原因[11]。由收缩率和SEM图可知1 250 ℃系列样品的致密度最低，其介电频谱中的ε和tanδ随频率升高下降得最快，是因为陶瓷中存在大量气孔，空气和陶瓷晶粒的电学特性的不连续性有助于在界面处形成大量的空间电荷和界面电荷。在低频下，材料的介电常数主要来自于空间电荷极化和界面电荷极化，同时由于有大量的缺陷存在于陶瓷中，导致了其在低频下具有较高而又不稳定的ε，随着频率的提高，ε逐渐趋于稳定，此时陶瓷介电常数的贡献主要来自于电子位移极化和离子位移极化。随着烧结温度的升高，样品介电性能明显提高，介电常数增大，介电损耗减小，介电稳定性也有显著提升，1 300 ℃样品的介电损耗最小，但与1 275 ℃样品介电损耗差别不大，且总体来看1 275 ℃样品的介电常数较大。1 275 ℃和1 300 ℃下烧结的样品都有较好的介电性能，结合之前的分析，本实验1 275～1 300 ℃之间有最佳烧结温度。
图4 系列升温速率不同烧结温度BaTiO3陶瓷室温下的介电常数频谱、介电损耗频谱Figure 4 Frequency spectra of relative permittivity and dielectric loss obtained for samples sintered at room temperature with different sintering temperature of the same heating rates
图5为系列烧结温度不同升温速率BaTiO3陶瓷室温下的介电频谱（在室温下测得）。低升温速率不足以提供足够的驱动力，导致晶粒发育得不完全，致使晶界过多、气孔和缺陷增加，所以0.5 ℃/min样品介电常数低、介电损耗大。烧结升温速率越小，陶瓷中的点缺陷浓度越大，空间电荷效应较为明显，引起低频介电常数和介电损耗增大[12]，导致介电性能不稳定。国外学者通过计算机模拟，运用有限元法和高频结构模拟器对含夹杂物（孔隙、第二相、导电性物质）陶瓷体系的S21因子进行了研究，并计算其介电损耗，发现孔隙、第二相的含量的存在会使介电损耗增大，若电介质内部含有导电性物质则会明显增大材料的介电损耗[13]。气孔的大量存在导致材料的致密性下降，相当于第二相的存在，增大陶瓷的介电损耗。1 ℃/min样品介电性能同样表现得不好，介电常数很低。这主要是因为在此烧结升温速率下，晶粒生长得不够完好，产生较多气孔和缺陷，通常把气孔的相对介电常数看作1，气孔越多，陶瓷样品的相对介电常数越小。随着烧结升温速率的提升，陶瓷样品的介电常数增大，介电损耗减小，这可能与晶粒尺寸和晶粒均匀度有关，在5 ℃/min时，介电性能最佳，此时晶粒尺寸较为均匀，晶界清晰，缺陷更少，致密度更高，与图3-d、图3-i、图3-n 对应。7 ℃/min下烧结的样品介电性能有所下降。可能是因为当升温速率过快时，晶界移动速度加快，部分晶粒快速生长，传热不均匀，异常生长，导致晶界数量减少，影响陶瓷样品极化，介电性能降低[15]。这与我们先前讨论的在一定范围内随烧结升温速率的提升晶粒表现得越好的结论一致，说明晶粒的尺寸、均匀度和镶嵌紧密程度等都会影响陶瓷样品的电学性能。本实验中的适烧最佳升温速率为5 ℃/min。
图5 系列烧结温度不同升温速率BaTiO3陶瓷室温下的介电常数频谱、介电损耗频谱Figure 5 Frequency spectra of relative permittivity and dielectric loss obtained for samples sintered at room temperature with different heating rates of the same sintering temperature
钛酸钡陶瓷的介电性能与其显微结构密不可分，而烧结温度对陶瓷的显微结构有直接的影响。在烧结驱动力下，粉末颗粒重排，高温下原子振幅加大，发生扩散，使得接触面上的原子更多地进入到原子作用力的范围，形成粘结面，粘结面进一步扩大形成烧结颈，颗粒界面形成晶粒界面，晶界向两侧的颗粒运动，晶粒长大，排除小气孔，形成闭气孔。烧结颈形成后，孔隙表面自由能的降低始终是烧结过程的驱动力。在此过程中伴随着物质迁移，但物质迁移需要原子移动较长的距离，需要足够高的温度或外力的作用才能提供足够的激活能。烧结温度较低不足以提供足够的激活能，会造成较多的点缺陷，气孔排除得不彻底，致密度低；
随烧结温度的升高，物质迁移得以继续进行，孔隙的总表面积减小，致密度提高，晶粒均匀度提高。气孔这种缺陷在低频下贡献了较高而又不稳定的介电常数，因此气孔含量高会导致介电稳定性变差；
气孔的相对介电常数约为1，远小于晶粒的本征介电常数，气孔的比例越小，总介电常数越高；
同时由于气孔相当于第二相，增大介电损耗。总之，高致密度意味着气孔所占比例更少，介电性能更优，但这并不绝对，介电性能受其他因素综合影响。随烧结温度升高，晶粒尺寸增大，晶界对畴壁的夹持作用减弱，畴壁运动加快，有助于提高极化效率[16]。Okazaki的空间电荷理论亦指出，空间电荷层随晶粒尺寸的增大和孔隙率的减小而减小，进而促进畴壁运动，有利于提高极化效率，增大介电常数[17]。铁电相BaTiO3的高介电常数来自其能产生自发极化的特殊晶格结构，即热振动能使钛离子由原来的平衡位置沿c轴偏离氧八面体中心的运动，形成更稳定的Ti-O键。晶界为非铁电相，Shaikh等认为晶体的周期性结构由于晶界的存在突然中断，因此晶界处的晶胞处于不同程度的无定型状态，失去自发极化的能力，因而晶界上的介电常数远远低于晶粒[18]。烧结温度升高，晶粒尺寸变大，晶界比重减小，介电常数增大。
烧结升温速率同样对钛酸钡陶瓷的显微结构有显著影响。升温速率过低时，物质迁移速率慢，晶界扩散得慢，晶粒较小，导致气孔排除得不彻底；
随着升温速率不断提高，晶界移动速度加快，晶粒得到充分的生长，晶粒均匀度高；
但升温速率过高，会导致晶界移动速度过快，使部分晶粒生长速率比其它晶粒快得多，造成大晶粒附近出现大量小晶粒，产生晶粒重叠，致密度增加，但均匀度降低，称为“过烧现象”。气孔含量高会降低介电性能的稳定性、减小介电常数、增大介电损耗，这在前文中已有阐述。Buesseum和Bell建立的内应力模型指出[19]，BaTiO3在从立方顺电相向四方铁电相转变时产生了相变畸变，导致陶瓷内部产生内应力，晶粒尺寸较大时，90°畴的反复孪生可以消除大部分内应力，当晶粒尺寸减小到一定程度时，90°孪生畴不再形成，这个尺寸为单畴晶粒尺寸，此时晶粒中内应力为常数。Buesseum等[20]认为该尺寸为1 µm，Alrt等认为单畴晶粒尺寸为0.4 µm，毛朝梁等[14]认为该尺寸在0.17 ～ 0.62 µm 之间。Arlt 等建立的畴壁模型[20]指出BaTiO3细晶高介电常数产生的主要原因应归功于90°铁电畴，90°畴可以完全补偿晶粒的应力作用。Arlt 等对晶粒尺寸为0.2 ～ 100 µm的BaTiO3陶瓷的畴结构和介电性能做了研究，发现晶粒尺寸在0.5 µm以上时晶粒中电畴的宽度与晶粒尺寸的平方根成正比[20]。Shaikh[18]综合了以上两种模型，认为存在两种相反的影响因子，使样品的介电常数随晶粒尺寸的变化有最大值。相关研究者亦验证了BT陶瓷的晶粒尺寸与畴壁有强相关性[21]，发现90°畴壁运动在中等晶粒尺寸(≈1 µm)下是最大的。当晶粒尺寸大于单畴晶粒尺寸时，内应力为0，此时只考虑畴壁对介电常数的贡献：晶粒尺寸减小，90°畴数量增多，90°畴壁宽度减小；
在电场的作用下，90°畴壁的位移会对极化产生贡献，因此90°畴壁密度增大有利于提高介电常数；
90°畴壁宽度越窄，畴壁面积越小，畴壁移动所受到的阻力就越小，导致畴壁对外加电场的响应就越快。当晶粒尺寸小于单畴晶粒尺寸时，晶粒为单畴，内应力不为零，只考虑应力的贡献，此时晶粒尺寸减小，晶界所占的体积分数就会增大，会“稀释”晶粒对介电常数的贡献，导致总介电常数下降。Zhao 等[22]在BT 中发现在晶粒尺寸小于1 µm时，随着晶粒尺寸的下降，单位体积内有效介电常数会减少，造成宏观的介电常数下降。经过计算，本实验中样品BT1250-7，BT1275-5，BT1275-7，BT1300-5，BT1300-7 的平均晶粒尺寸均约大于Buessem 等认为的单畴晶粒尺寸1 µm。当升温速率在5 ℃/min以上时，随升温速率的提高，晶粒尺寸增大，90°电畴密度减小，畴壁的宽度增大，总介电常数减小；
当升温速率在5 ℃/min以下时，随升温速率的降低，晶粒尺寸减小，晶界所占的比重增大，总介电常数减小。除气孔和点缺陷外，畴壁运动也会影响介电损耗，烧结升温速率升高，90°畴随电场的异向性转变减弱，90°畴随电场转向的应力减小，介电损耗相应减小。晶粒越小，晶界占比越高，晶界对畴壁的夹持作用增强，畴壁运动困难，使畴壁转向困难，导致介电损耗增大[16]。
（1）采用固相法，在不同烧结温度和不同升温速率下烧结得到BaTiO3陶瓷样品，结果表明：收缩率受烧结温度的影响大，但升温速率几乎不对收缩率产生影响；
所有的样品均为四方相纯钙钛矿结构，无第二相出现。
（2）高烧结温度有助于减小陶瓷内部点缺陷浓度，增大晶粒尺寸，促进畴壁运动，提高极化效率，同时减小晶界（非铁电相）所占的比例，提高介电常数，降低介电损耗；
当烧结温度较低，点缺陷浓度增大，气孔含量多，晶粒生长不充分，均匀度较差，低频介电损耗增大，最大介电常数减小，介电常数和介电损耗表现不稳。
（3）当升温速率过低时，晶粒长期处在高温环境中，有液相产生，气孔含量高，低频介电损耗明显高于其他样品，导致介频不稳，此时晶粒生长不充分，晶界占比高，介电常数小，晶界对畴壁的夹持作用亦使介电损耗增大。当升温速率提高至5 ℃/min时，晶粒尺寸达到单畴晶粒尺寸，内应力为0，随升温速率的提升，晶粒尺寸增大，90°畴对介电常数贡献减小，总介电常数减小；
同时90°畴随电场转向的应力增大，介电损耗增大。且升温速率过高时，过烧现象的存在会使得晶粒异常长大，大晶粒旁分布小晶粒，对介电性能不利。
（4）本实验中，以5 ℃/min的升温速率升至1 275 ℃时，最大介电常数为2 374，最小介电损耗tanδ=0.023 18，表明钛酸钡陶瓷有最佳的烧结参数，可通过改变烧结温度和升温速率来调控钛酸钡陶瓷的结构和介电性能。
猜你喜欢 电性能介电常数晶界 晶界工程对316L不锈钢晶界形貌影响的三维研究上海金属(2022年4期)2022-08-03基于截断球状模型的Fe扭转晶界的能量计算中国新技术新产品(2022年7期)2022-07-14铁/镍基奥氏体多晶合金晶界弯曲研究进展工程科学学报(2021年10期)2021-10-23CoO/rGO复合催化剂的合成、表征和电性能研究潍坊学院学报(2020年2期)2021-01-18无铅Y5U103高介电常数瓷料研究电子制作(2017年20期)2017-04-26低介电常数聚酰亚胺基多孔复合材料的研究进展材料科学与工程学报(2016年5期)2016-02-27Zr掺杂对CaCu3Ti4O12陶瓷介电性能的影响大庆师范学院学报(2015年3期)2015-12-24Inconel 600 合金的晶界工程工艺及晶界处碳化物的析出形貌上海金属(2015年6期)2015-11-29低介电常数聚酰亚胺薄膜研究进展中国塑料(2015年8期)2015-10-14Bi2O3掺杂对Ag(Nb0.8Ta0.2)O3陶瓷结构和介电性能的影响无机化学学报(2014年3期)2014-02-28