陈笑笑，华展鸿，朱林奇，卢新祥，金宝根
（绍兴文理学院 数理信息学院，浙江绍兴，312000）
在移动通信技术不断发展的背景下，信号传输起着至关重要的作用，而调制解调作为信号发射到接收的必经之路，其中的参数测定也不容忽视，但在利用高集成化模块解调时，只输出解调后的信号，容易丢失调制过程中的参数，因此调制解调过程中的参数测定也有着巨大的作用。得益于数字信号处理技术和微处理器的快速发展，可以将模拟信号转为数字信号后再进行处理，相比模拟信号，数字信号具有更高的可靠性、抗噪性能、灵活性等优点，而模拟器件会受到诸多因素的影响，如器件的非线性，频率稳定度、温度漂移、相位噪声等。
本文提出了一种基于数字中频技术[1]的调制度自动测量系统设计，系统以FPGA 和STM32 作为主要硬件平台[2]，数字中频技术为核心，用于高频信号调制度测量[3]，方便得到解调过程中的重要中间量。
本文结合了FPGA 高速信号处理的快速性和ARM 单元功能丰富、适合浮点运算的优点，提出了一种基于数字中频技术的调制度自动测量系统设计，旨在完成对解调过程中的调制度中间量进行测定[4]。
该系统设计以FPGA 和STM32 作为主要硬件平台。输入信号先经过前端调理电路改善信号，之后送入高速AD 采样，由FPGA 接收采样数据。FPGA 作为本系统信号处理与解调的核心，完成模数转换数据的采集，产生NCO 本振、使用乘法器混频、实现FIR 低通滤波器滤除信号高频噪声、解调单元等信号处理单元和SPI 数据收发单元。STM32 则装载信号识别和FFT 等算法，将计算得到的结果再送回FPGA 单元解调，同时负责接收解调数据再通过DA 输出并显示调幅度或调制度及最大频偏。
方案的核心思路是数字化和降频，若直接对模拟信号处理，会遇到非常多的干扰，并且不同模块连接时会有很多适配的问题出现，过程分析也较为困难。因此将模拟信号数字化是一种十分高效的方法。此外，因为对高频信号数据分析需要消耗大量的资源，并且当信号频率增加到一定程度时，运算数据量过大，导致系统效率过低，对信号用合适的方法降频但不改变原本信号的信息，减少运算的数据量，提高系统响应速度。
本系统的硬件主要包括四个部分：前端调理电路、高速AD 采集模块、FPGA 信号处理单元、STM32 与显示单元。如图1 所示，高速AD 由FPGA 产生高速时钟驱动工作，FPGA 与STM32 通过SPI 协议进行数据传输。显示单元则由STM32 驱动LCD 显示参数。
图1 调制度测量系统硬件组成
■2.1 前端调理电路
输入模拟信号调理单元，由运算放大器组成，如图2所示，调理电路主要对输入小信号进行放大，确保模数转换有足够的分辨率，要注意保证放大器单位增益带宽要高，本系统选用LMH6643 运算放大器，图中R4 和R7 两个反馈电阻视情况适当调整。若AD 芯片为单极性转换，则还需加上直流偏置使输入信号钳位在一个固定的直流电平上。
图2 前端调理电路
■2.2 高速AD 采集模块
模数转换作用是将输入模拟信号转换成数字信号，提供FPGA 进行信号处理。根据奈奎斯特采样定理，采样频率至少为输入信号的两倍，为确保足够的采样率，要选择采样速率较高的AD 芯片，如图3 所示，本系统选用AD08200 模数转换芯片，采样率可达200M/s，8bit 采样精度，并加入LM1085 线性稳压芯片使系统更稳定，同时由FPGA 提供驱动时钟进行采样。
图3 稳压电路与AD 采样电路
■2.3 FPGA 单元
信号处理与解调单元主要由FPGA 组成，是本装置的核心。负责采集模数转换数据，产生NCO 本振、乘法器混频[6]、实现FIR 低通滤波器[5]、解调单元等信号处理单元和SPI 数据收发单元。根据所需要消耗的资源，本系统选用型号为EP4CE22E22A7 的FPGA 芯片。
Alter 提供的IP 核可以定制生成在Alter FPGA 芯片上运行的数控振荡器。其结构有基于ROM 的、基于CORDIC的和基于乘法器的。并且其支持位宽可变的频率调制输入和相位调制输入。满足系统设计需要根据频率计计算的时钟来改变生成的本振频率的要求，选择大ROM 结构，消耗更多的资源来提高精度。
乘法器可以直接将两个信号相乘得到，也可以选择乘法器IP 核生成，但要注意其数据的有无符号，系统设计时，应该全程采用有符号型或无符号型数据。本系统采用的是乘法器IP 核，全程无符号数据运算。
与IIR 滤波器相比，FIR 滤波器具有线性相位和固有稳定性，故采用FIR 滤波器来滤除噪声。同时设计时用Matlab 辅助生成抽头系数，导入到IP 核内，相比IP 核内直接生成有更好的效果。其余的IP 核参数设置根据实际要求选择。
FFT 在FPGA 上需要消耗大量的资源，并且在数据位宽和运算点数上的限制较大，因此我们通过SPI 将数据送到ARM 单元上运算，效率更高。
■2.4 STM32 与显示单元
STM32F4 采用Cortex-M4 内核，内置硬件FPU 单元，在数字信号处理方面还增加了DSP 指令集，在数字信号处理能力方面得到了大幅的提升，支持多种点数的FFT 运算。因此本系统选用STM32F407 芯片来完成浮点运算。运算包括接收FPGA 发来的处理数据和解调数据，FFT 运算，利用软件软法判断信号类型，并利用片内DA 输出解调数据，同时驱动LCD 显示相关数据。
■3.1 软件算法总体流程
如图4 所示，首先将送入硬件的信号进行调理，将信号放大使其符合AD 采集的动态范围要求，之后用高速AD芯片采集，通过FPGA 产生时钟驱动芯片，将采集的信号送入FPGA 内。然后将这些数据在FPGA 内处理，过程如下，首先由频率计计算信号频率，根据得到的频率，控制NCO产生本振（本振频率应和测量频率有一定偏差），再与采集到的信号通过乘法器混频，再将混频后的中频信号通过FIR低通滤波器，滤除高中频信号，使得信号整体在搬移低频段，再对此信号降采样，将一帧数据送到ARM 单元进行FFT 运算，并送到后续的解调单元等待解调。ARM 单元根据FFT计算的结果，结合经优化的零中心归一化瞬时幅度之谱密度算法分析当前信号为AM/FM，并将结果送给FPGA 的解调单元，让其根据信号类型进行解调，解调后将解调信号送给ARM 单元并通过DA 输出，同时ARM 单元根据FFT 结果，计算得到AM 的调幅度或者FM 的调频度及最大频偏并显示。
图4 软件算法整体流程框图
■3.2 混频
■3.3 FFT
通过FFT 计算结果，根据频谱特征计算调制度，调幅信号的调制度由上下边带分量占比决定，调频信号由最大频偏决定。
■3.4 AM/FM 信号识别算法
本系统识别算法使用经优化的零中心归一化瞬时幅度之谱密度算法[7]。零中心归一化瞬时幅度之谱密度的最大值定义如下：
■3.5 信号解调
AM 与FM 解调需要用到不同方法。对于AM 解调，只需用一个乘法器与低通滤波器，恢复载波与本地载波一致，具体方法如图5 所示。
图5 AM 同步检波（乘积型）
FM 信号可分解为同相分量与正交分量之和，可以采用线性调制中的相干解调法来进行解调，如图6 所示。
图6 FM 相干解调
■4.1 AM 信号识别结果
表1 AM信号识别结果
从上表可以看出，其正确率接近100%。可测的调幅度范围在0.1～0.9 内。
■4.2 FM 信号识别结果
由上表计算得到，其平均正确率约为97.7%，可测的调频度范围在1-6 内。结合AM 的数据平均正确率为98.8%，接近99%。
■4.3 测试总结
在此基础上，还改变了系统中的各模块的参数来定性检验其对系统的影响，例如NCO 的生成结构和相位增量，滤波器的抽头系数和阶数，FFT 运算的点数，判定阈值的设定等因素，发现其最后的结果改变幅度较小，依旧可以满足需求，若要求较高，也可以对单一系统做标定，来达到更好的效果。
本文研究并设计了一种基于数字中频技术的调制度自动测量系统，详细介绍了该系统的软硬件设计，并对调制度测量系统进行了实际测试。根据数据结果观察，自动识别算法识别的准确率较高，且得到的调制度偏差很小，解调数据也十分准确，完整地验证了系统的正确性、完整性和可行性。对于解调中的中间量测定十分方便，数字技术的应用极大丰富了解决问题的方法，具有现实意义。
影响此系统测量的误差原因主要来源于数字下变频过程：一是数字本振、输入信号以及混频乘法运算的样本数值的有限字长所引起的误差；
二是数字本振相位分辨率不够而引起数字本振样本数值的近似取值。也就是说数字混频器和数字本振的数据位数不够长，存在尾数截断的情况，根据截断和近似的程度，会或多或少影响数字下变频的性能，但现有的误差已基本满足要求。通过本系统的设计研究，可以方便地获得简单信号解调过程中的调制度参数并为后续的改进作基础。